Publications de l'équipe ALF

2013

Articles dans des revues avec comité de lecture

Titre

Vectorization Technology To Improve Interpreter Performance

Auteurs

Erven Rohou ; Kevin Williams; David Yuste

Détail

ACM Transactions on Architecture and Code Optimization, ACM, 2013

Accès au bibtex

2012

Articles dans des revues avec comité de lecture

Titre

Demystifying multicore throughput metrics

Auteurs

Pierre Michaud

Détail

IEEE Computer Architecture Letters, 2012, pp. ISSN: 1556-6056

Accès au texte intégral et bibtex

Titre

SYRANT: SYmmetric Resource Allocation on Not-taken and Taken Paths

Auteurs

Nathanaël Prémillieu; André Seznec

Détail

ACM Transactions on Architecture and Code Optimization (TACO) - HIPEAC Papers, ACM, 2012, 8 (4), pp. Article No.: 43

Accès au texte intégral et bibtex

Communications avec actes

Titre

The performance vulnerability of architectural and non-architectural arrays to permanent faults

Auteurs

Damien Hardy; Isidoros Sideris; Nikolas Ladas; Yiannakis Sazeides

Détail

MICRO 45, Dec 2012, Vancouver, Canada.

Accès au bibtex

Titre

PDPA: Period Driven Task and Cache Partitioning Algorithm for Mumti-core Systems

Auteurs

Brice Berna; Isabelle Puaut

Détail

20th International Conference on Real-Time and Network Systems (RTNS 2012), Nov 2012, Pont à Mousson, France.

Accès au bibtex

Titre

Divergence Analysis with Affine Constraints

Auteurs

Diogo Sampaio; Rafael Martins; Sylvain Collange ; Fernando Magno Quintão Pereira

Détail

24th International Symposium on Computer Architecture and High Performance Computing, Oct 2012, New-York, NY, United States. pp. 67-74

Accès au texte intégral et bibtex

Titre

Data and Instruction Uniformity in Minimal Multi-Threading

Auteurs

Teo Milanez; Sylvain Collange ; Fernando Magno Quintão Pereira; Wagner Meira; Renato Ferreira

Détail

24th International Symposium on Computer Architecture and High Performance Computing, Oct 2012, New-York, NY, United States. pp. 270-277

Accès au texte intégral et bibtex

Titre

Tiptop: Hardware Performance Counters for the Masses

Auteurs

Erven Rohou

Détail

41st International Conference on Parallel Processing Workshops (ICPPW), Sep 2012, Pittsburgh, PA, United States. pp. 404-413

Accès au bibtex

Titre

BADCO: Behavioral Application-Dependent Superscalar Core Model

Auteurs

Ricardo A. Velasquez ; Pierre Michaud; André Seznec

Détail

SAMOS XII: International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, Jul 2012, Samos, Greece.

Accès au texte intégral et bibtex

Titre

Service Value Aware Memory Scheduler by Estimating Request Weight and Using per-Thread Traffic Lights

Auteurs

Keisuke Kuroyanagi; André Seznec

Détail

3rd JILP Workshop on Computer Architecture Competitions (JWAC-3): Memory Scheduling Championship (MSC), Jun 2012, Portland, United States.

Accès au texte intégral et bibtex

Titre

An Improved Preemption Delay Upper Bound for Floating Non-Preemptive Region Scheduling

Auteurs

José Marinho ; Vincent Nélis ; Stefan M. Petters ; Isabelle Puaut

Détail

7th IEEE International Symposium on Industrial Embedded Systems (SIES'12), Jun 2012, Karlsruhe, Germany.

Accès au bibtex

Titre

Preemption Delay Analysis for Floating Non-Preemptive Region Scheduling

Auteurs

José Marinho; Vincent Nélis ; Stefan M. Petters ; Isabelle Puaut

Détail

Design, Automation and Test in Europe 2012 (DATE 2012), Mar 2012, Dresden, Germany. pp. 497-502

Accès au bibtex

Titre

PRETI: Partitioned REal-TIme shared cache for mixed-criticality real-time systems.

Auteurs

Benjamin Lesage; Isabelle Puaut; André Seznec

Détail

RTNS - 20th International Conference on Real-Time and Network Systems - 2012, Nov 2012, Pont à Mousson, France. ACM, pp. 10

Accès au texte intégral et bibtex

Mémoires

Titre

Joint tasks and cache partitioning for real-time systems

Auteurs

Brice Berna

Accès au texte intégral et bibtex

Titre

Exploiting Value Prediction With Quasi-Unlimited Resources

Auteurs

Arthur Pérais

Accès au texte intégral et bibtex

Rapports

Titre

Constant-work multiprogram throughput metrics for microarchitecture studies

Auteurs

Pierre Michaud

Détail

[Research Report], 2012. RR-8150

Accès au texte intégral et bibtex

Titre

Revisiting Value Prediction

Auteurs

Arthur Perais; André Seznec

Détail

[Research Report], 2012, pp. 22. RR-8155

Accès au texte intégral et bibtex

Titre

Selecting Benchmarks Combinations for the Evaluation of Multicore Throughput

Auteurs

Ricardo A. Velasquez ; Pierre Michaud; André Seznec

Détail

[Research Report], 2012, pp. 23

Accès au texte intégral et bibtex

Titre

Bound the Peak Performance of SGEMM on GPU with software-controlled fast memory

Auteurs

Junjie Lai; André Seznec

Détail

[Research Report], 2012. RR-7923

Accès au texte intégral et bibtex

2011

Articles dans des revues avec comité de lecture

Titre

Managing SMT resource usage through speculative instruction window weighting

Auteurs

Hans Vandierendonck; André Seznec

Détail

ACM Transactions on Architecture and Code Optimization, ACM, 2011

Accès au bibtex

Titre

WCET analysis of instruction cache hierarchies

Auteurs

Damien Hardy; Isabelle Puaut

Détail

Journal of system architecture, Elsevier, 2011, 57 (7)

Accès au bibtex

Titre

ACOTES Project: Advanced Compiler Technologies for Embedded Streaming

Auteurs

Harm Munk; Eduard Ayguadé; Cédric Bastoul; Paul Carpenter; Zbigniew Chamski; Albert Cohen; Marco Cornero; Philippe Dumont; Marc Duranton; Mohammed Fellahi; Roger Ferrer; Razya Ladelsky; Menno Lindwer; Xavier Martorell; Cupertino Miranda; Dorit Nuzman; Andrea Ornstein; Antoniu Pop; Sebastian Pop; Louis-Noël Pouchet; Alex Ramírez; David Rodenas; Erven Rohou; Ira Rosen; Uzi Shvadron; Konrad Trifunović; Ayal Zaks

Détail

International Journal of Parallel Programming, Springer, 2011, 39 (3), pp. 397-450

Accès au texte intégral et bibtex

Titre

Fairness Metrics for Multithreaded Processors

Auteurs

Hans Vandierendonck; André Seznec

Détail

IEEE Computer Architecture Letters, IEEE, 2011, IEEE Computer Architecture Letters 2011

Accès au bibtex

Titre

Compiler-directed memory management for heterogeneous MPSoCs

Auteurs

Miao Wang; François Bodin

Détail

Journal of Systems Architecture, Elsevier, 2011, 57 (1), pp. 134-145

Accès au bibtex

Communications avec actes

Titre

A New Case for the TAGE Branch Predictor

Auteurs

André Seznec

Détail

ACM. MICRO 2011 : The 44th Annual IEEE/ACM International Symposium on Microarchitecture, 2011, Dec 2011, Porto Allegre, Brazil.

Accès au texte intégral et bibtex

Titre

Scalable Fixed-Point Free Instruction Cache Analysis

Auteurs

Damien Hardy; Benjamin Lesage; Isabelle Puaut

Détail

The 32nd IEEE Real-Time Systems Symposium (RTSS 2011), Nov 2011, Vienne, Austria.

Accès au texte intégral et bibtex

Titre

Classification and Elimination of Conflicts in Hardware Transactional Memory Systems

Auteurs

Mridha Mohammad Waliullah; Per Stenstrom

Détail

23rd International Symposium on Computer Architecture and High Performance Computing - SBAC-PAD'2011, Oct 2011, Vitoria, Brazil. IEEE

Accès au texte intégral et bibtex

Titre

A 64 Kbytes ISL-TAGE branch predictor

Auteurs

André Seznec

Détail

JWAC-2: Championship Branch Prediction, Jun 2011, San Jose, United States.

Accès au texte intégral et bibtex

Titre

A 64-Kbytes ITTAGE indirect branch predictor

Auteurs

André Seznec

Détail

JWAC-2: Championship Branch Prediction, Jun 2011, San Jose, United States.

Accès au texte intégral et bibtex

Titre

Predictable Binary Code Cache: A First Step Towards Reconciling Predictability and Just-In-Time Compilation

Auteurs

Adnan Bouakaz; Isabelle Puaut; Erven Rohou

Détail

The 17th IEEE Real-Time and Embedded Technology and Applications Symposium, Apr 2011, Chicago, United States.

Accès au texte intégral et bibtex

Titre

Vapor SIMD: Auto-Vectorize Once, Run Everywhere

Auteurs

Dorit Nuzman; Sergei Dyshel; Erven Rohou; Ira Rosen; Kevin Williams; David Yuste; Albert Cohen; Ayal Zaks

Détail

International Symposium on Code Generation and Optimization, Apr 2011, Chamonix, France.

Accès au texte intégral et bibtex

Titre

Storage Free Confidence Estimator for the TAGE predictor

Auteurs

André Seznec

Détail

17th High Performance Computer Architecture, Feb 2011, San Antonio, United States.

Accès au bibtex

Titre

Practical and secure PCM systems by online detection of malicious write streams

Auteurs

Moinuddin Qureshi; André Seznec; Lastras Luis; Michele Franceschini

Détail

2011 IEEE 17th International Symposium on High Performance Computer Architecture, Feb 2011, San Antonio, United States.

Accès au bibtex

Titre

Speculatively Vectorized Bytecode

Auteurs

Erven Rohou; Sergei Dyshel; Dorit Nuzman; Ira Rosen; Kevin Williams; Albert Cohen; Ayal Zaks

Détail

International Conference on High-Performance and Embedded Architectures and Compilers, Jan 2011, Heraklion, Greece. ACM

Accès au texte intégral et bibtex

Titre

Decoupled Zero-Compressed Memory

Auteurs

Julien Dusser; André Seznec

Détail

International Conference on High-Performance and Embedded Architectures and Compilers, Jan 2011, Heraklion, Greece. ACM

Accès au texte intégral et bibtex

Titre

Decoupled Zero-Compressed Memory

Auteurs

Julien Dusser; André Seznec

Détail

Proceeding HiPEAC '11 Proceedings of the 6th International Conference on High Performance and Embedded Architectures and Compilers, Jan 2011, Heraklion, Greece.

Accès au bibtex

Titre

Replacement policies for shared caches on symmetric multicores : a programmer-centric point of view

Auteurs

Pierre Michaud

Détail

6th International Conference on High-Performance and Embedded Architectures and Compilers, Jan 2011, Heraklion, Greece.

Accès au texte intégral et bibtex

Rapports

Titre

Preemption Delay Analysis for Floating Non-Preemptive Region Scheduling

Auteurs

José Marinho ; Vincent Nélis ; Stefan M. Petters ; Isabelle Puaut

Détail

[Report], 2011

Accès au texte intégral et bibtex

Titre

TEG: GPU Performance Estimation Using a Timing Model

Auteurs

Junjie Lai; André Seznec

Détail

[Research Report], 2011. RR-7804

Accès au texte intégral et bibtex

Titre

Hardware acceleration of sequential loops

Auteurs

Pierre Michaud

Détail

[Research Report], 2011. RR-7802

Accès au texte intégral et bibtex

Titre

BADCO: Behavioral Application-Dependent superscalar Core Models

Auteurs

Ricardo A. Velasquez; Pierre Michaud; André Seznec

Détail

[Research Report], 2011, pp. 21. RR-7795

Accès au texte intégral et bibtex

Titre

Tiptop: Hardware Performance Counters for the Masses

Auteurs

Erven Rohou

Détail

[Research Report], 2011, pp. 23. RR-7789

Accès au texte intégral et bibtex

Thèses

Titre

De la nécessité d'une vision holistique du code pour l'analyse statique et la correction automatique des Applications Web

Auteurs

Christophe Levointurier

Détail

Université Rennes 1, Dec. 2011. French

Accès au texte intégral et bibtex

2010

Articles dans des revues avec comité de lecture

Titre

Guest editorial: special issue of the Euromicro Conference on Real-Time Systems (ECRTS 2009)

Auteurs

Isabelle Puaut

Détail

Real-Time Systems / Real Time Systems; The Journal of Real-Time Systems, Springer, 2010, 46 (1), pp. 1-2

Accès au bibtex

Titre

A Phase Change Memory as a Secure Main Memory

Auteurs

André Seznec

Détail

IEEE Computer Architecture Letters, IEEE, 2010

Accès au texte intégral et bibtex

Communications avec actes

Titre

Shared Data Caches Conflicts Reduction for WCET Computation in Multi-Core Architectures.

Auteurs

Benjamin Lesage; Damien Hardy; Isabelle Puaut

Détail

18th International Conference on Real-Time and Network Systems, Nov 2010, Toulouse, France. pp. 2283

Accès au texte intégral et bibtex

Titre

Combining Processor Virtualization and Component-Based Engineering in C for Many-Core Heterogeneous Embedded MPSoCs

Auteurs

Erven Rohou; Andrea Carlo Ornstein; Ali Erdem Özcan; Marco Cornero

Détail

Second Workshop on Programming Models for Emerging Architectures, Sep 2010, Vienne, Austria.

Accès au texte intégral et bibtex

Titre

Proposition for a Sequential Accelerator in Future General-Purpose Manycore Processors and the Problem of Migration-Induced Cache Misses

Auteurs

Pierre Michaud; Yiannakis Sazeides; André Seznec

Détail

ACM International Conference on Computing Frontiers, May 2010, Bertinoro, Italy.

Accès au texte intégral et bibtex

Titre

Decoupled Zero-Compressed Memory

Auteurs

Julien Dusser; André Seznec

Détail

Mani Azimi (Intel), Rajeev Balasubramonian (Univ. Of Utah), Partha Kundu (Intel). Workshop on Chip Multiprocessor Memory Systems and Interconnects (CMP-MSI), Jan 2010, Bangalore, India. 11 p.

Accès au texte intégral et bibtex

Titre

Towards Phase Change Memory as a Secure Main Memory

Auteurs

André Seznec

Détail

Workshop on the Use of Emerging Storage and Memory Technologies (WEST 2010), Jan 2010, Bangalore, India.

Accès au texte intégral et bibtex

Titre

Towards the petaflop for Lattice QCD simulations the PetaQCD project

Auteurs

J.C. Angles D'Auriac; D. Barthou; D. Becirevic; R. Bilhaut; François Bodin; P. Boucaud; O. Brand-Foissac; J. Carbonell; Christine Eisenbeis; P. Gallard; G. Grosdidier; P. Guichon; P.F. Honore; G. Le Meur; P. Pene; L. Rilling; P. Roudeau; A. Seznec; A. Stocchi; F. Touze

Détail

J. Gruntorad ; M. Lokajicek. 17th International Conference on Computing in High Energy and Nuclear Physics (CHEP'09), Mar 2009, Prague, Czech Republic. 219, pp. 052021, 2010

Accès au bibtex

Titre

Processor Virtualization and Split Compilation for Heterogeneous Multicore Embedded Systems

Auteurs

Albert Cohen; Erven Rohou

Détail

47th Annual Design Automation Conference, Jun 2010, Anaheim, CA, United States.

Accès au texte intégral et bibtex

Titre

CLI-Based Compilation Flows for the C Language

Auteurs

Erven Rohou; Andrea Ornstein; Marco Cornero

Détail

International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation, Jul 2010, Samos, Greece. IEEE, pp. 162-169

Accès au texte intégral et bibtex

Communications sans actes

Titre

Portable and Efficient Auto-vectorized Bytecode: a Look at the Interaction between Static and JIT Compilers

Auteurs

Erven Rohou

Détail

2nd International Workshop on GCC Research Opportunities, Jan 2010, Pisa, Italy.

Accès au texte intégral et bibtex

Titre

The 3P and 4P cache replacement policies

Auteurs

Pierre Michaud

Détail

Joel Emer. JWAC 2010 - 1st JILP Worshop on Computer Architecture Competitions: cache replacement Championship, Jun 2010, Saint Malo, France.

Accès au texte intégral et bibtex

Titre

The Pitfalls of Benchmarking with Applications

Auteurs

Erven Rohou; Thierry Lafage

Détail

Lieven Eeckhout and Thomas Wenisch. MoBS 2010 - Sixth Annual Workshop on Modeling, Benchmarking and Simulation, Jun 2010, Saint Malo, France.

Accès au texte intégral et bibtex

Rapports

Titre

Storage Free Confidence Estimation for the TAGE branch predictor

Auteurs

André Seznec

Détail

[Research Report], 2010, pp. 20. RR-7371

Accès au texte intégral et bibtex

Titre

STiMuL: a Software for Modeling Steady-State Temperature in Multilayers - Description and user manual

Auteurs

Pierre Michaud

Détail

[Technical Report], 2010. RT-0385

Accès au texte intégral et bibtex

Thèses

Titre

Blocs nuls dans la hiérarchie mémoire

Auteurs

Julien Dusser

Détail

informatique. Université Rennes 1, Dec. 2010. French

Accès au texte intégral et bibtex

Titre

Analyse pire cas pour processeur multi-cœurs disposant de caches partagés

Auteurs

Damien Hardy

Détail

informatique. Université Rennes 1, Dec. 2010. French

Accès au texte intégral et bibtex

2009

Articles dans des revues avec comité de lecture

Titre

Zero-Content Augmented Caches

Auteurs

Julien Dusser; Thomas Piquet; André Seznec

Détail

23rd International Conference on Supercomputing, ACM, 2009

Accès au texte intégral et bibtex

Communications avec actes

Titre

WCET ANALYSIS OF MULTI-LEVEL SET-ASSOCIATIVE DATA CACHES

Auteurs

Benjamin Lesage; Damien Hardy; Isabelle Puaut

Détail

9th Intl. Workshop on Worst-Case Execution Time WCET Analysis, Jun 2009, Dublin, Ireland. pp. 2283

Accès au texte intégral et bibtex

Titre

Estimation of Cache Related Migration Delays for Multi-Core Processors with Shared Instruction Caches

Auteurs

Damien Hardy; Isabelle Puaut

Détail

Laurent George and Maryline Chetto andMikael Sjodin. 17th International Conference on Real-Time and Network Systems, Oct 2009, Paris, France. pp. 45-54

Accès au texte intégral et bibtex

Rapports

Titre

Using Bypass to Tighten WCET Estimates for Multi-Core Processors with Shared Instruction Caches

Auteurs

Damien Hardy; Thomas Piquet; Isabelle Puaut

Détail

[Research Report], 2009. RR-6907

Accès au texte intégral et bibtex

Titre

Combining Processor Virtualization and Component-Based Engineering in C for Heterogeneous Many-Core Platforms

Auteurs

Erven Rohou; Andrea Carlo Ornstein; Ali Erdem Özcan; Marco Cornero

Détail

[Research Report], 2009, pp. 17. RR-6933

Accès au texte intégral et bibtex

Titre

Combining Processor Virtualization and Component-Based Engineering in C for Heterogeneous Many-Core Platforms

Auteurs

Erven Rohou; Andrea Carlo Ornstein; Ali Erdem Özcan; Marco Cornero

Détail

[Research Report], 2009, pp. 10. PI 1933

Accès au texte intégral et bibtex

Titre

Decoupled Zero-Compressed Memory

Auteurs

Julien Dusser; André Seznec

Détail

[Research Report], 2009. RR-7073

Accès au texte intégral et bibtex

Titre

Towards Phase Change Memory as a Secure Main Memory

Auteurs

André Seznec

Détail

[Research Report], 2009, pp. 13. RR-7088

Accès au texte intégral et bibtex

Titre

Managing SMT Resource Usage through Speculative Instruction Window Weighting

Auteurs

Hans Vandierendonck; André Seznec

Détail

[Research Report], 2009, pp. 22. RR-7103

Accès au texte intégral et bibtex

Titre

Proposition for a sequential accelerator in future general-purpose manycore processors

Auteurs

Pierre Michaud; Yiannakis Sazeides; André Seznec

Détail

[Research Report], 2009. RR-7106

Accès au texte intégral et bibtex